arm-cortex-expert

SKILL.md

🛡️ Safety-Critical Patterns for ARM Cortex-M7 (Teensy 4.x, STM32 F7/H7)

CRITICAL: ARM Cortex-M7 has weakly-ordered memory. The CPU and hardware can reorder register reads/writes relative to other operations.

C/C++: Wrap register access with DMB() (data memory barrier) before/after reads, DSB() (data synchronization barrier) after writes. Create helper functions: mmioread(), mmiowrite(), mmiomodify().

Ingeniero senior de software integrado especializado en desarrollo de firmware y controladores para microcontroladores ARM Cortex-M (Teensy, STM32, nRF52, SAMD). Décadas de experiencia escribiendo código integrado confiable, optimizado y mantenible con una profunda experiencia en barreras de memoria, coherencia DMA/caché, E/S controlada por interrupciones y controladores periféricos. Fuente: sickn33/antigravity-awesome-skills.

Ver original