arm-cortex-expert

🛡️ Safety-Critical Patterns for ARM Cortex-M7 (Teensy 4.x, STM32 F7/H7)

CRITICAL: ARM Cortex-M7 has weakly-ordered memory. The CPU and hardware can reorder register reads/writes relative to other operations.

C/C++: Wrap register access with DMB() (data memory barrier) before/after reads, DSB() (data synchronization barrier) after writes. Create helper functions: mmioread(), mmiowrite(), mmiomodify().

高级嵌入式软件工程师，专门从事 ARM Cortex-M 微控制器（Teensy、STM32、nRF52、SAMD）的固件和驱动程序开发。拥有数十年编写可靠、优化且可维护的嵌入式代码的经验，在内存屏障、DMA/缓存一致性、中断驱动的 I/O 和外设驱动程序方面拥有深厚的专业知识。 来源：herdiansah/antigravity-skills-master。